首先我們來看一個簡單的電壓型控制buck

那么在確定環路參數之前，我們先來看從運放的輸出到buck的輸出的bode圖

如何測試，看下圖

希望師長能講解一下flyback，光耦反饋，輸出端還加有LC濾波，這種系統的環路該如何仿真啊

這是仿真結果

從這個結果我們可以看到，運放輸出到buck輸出的bode圖，這個圖中可以得到以下信息：

直流增益為24db左右

在1K~2K之間有一對雙極點，在10K~20K之間有一個零點。

從前面的帖子可以得知實際上

雙極點位置：1.6KHz

零點位置：16KHz

得知這些信息之后，我們就要開始設計反饋參數了。

首先：我們要確定采樣電阻的大小(R3,R4)

第一步，確定R3,R4的比例，這個容易，根據基準電壓和輸出電壓，很容易就能得到。

第二步，確定R3,R4確切的值，那么先要知道這個運放的輸入偏置電流Ibias。知道Ibias之后，你就要保證采樣電阻上的電流是Ibias的一千倍以上。這樣才能保證Ibias不影響你輸出電壓的精度。

假如這個運放的Ibias最大是1uA， 那么采樣電阻上的電流應該大于1mA.

那么下一步，就要確定，你期望中的環路波特圖。

首先我們需要明確幾點：

1.開關電源環路的帶寬應該選多大？從理論上來說，開關電源的最大帶寬可以做到開關頻率的1/6-1/3.但是實際上，通常控制在開關頻率的1/10之內。在這個例子里，開關頻率是500Khz，那么我們把帶寬控制在50KHz之內。

2.環路的主要穩定判據？環路的穩定判據為，在增益0db處，相位余量要超過45度。如果簡單的從增益曲線來判斷，就是要求增益曲線穿越0db線的時候，以單極點特性（20db/10倍頻）曲線穿過。而且如果接下去高頻處還有極點的話，這個極點應該高于帶寬頻率10倍以上。

我們看上面的bode圖，可以發現，從16Khz之后，該bode圖增益曲線就是單極點特性了。

而且可以看到，在50Khz處，該增益大概為-25db。

那么如果，我們把這個增益曲線整體上抬25db，理論上來說，穿越頻率就會在50Khz，而且是以單極點特性穿越的。

接下去，我們就要來設計環路補償來符合上面的思路。

按照上面的原理圖，我們采用一個簡單的RC補償，也即是有一個零極點，一個零點。

假如我們選這個零點處于低頻處，來抵消這個零極點。

這里先選C2=100nF

接下去確定補償帶來的增益平臺，也就是R7/R3，上面我們說到，這個增益平臺需要25db，也就是17.88.那么如果R3是20K，R7就要選356K。

那么可以的根據C2，R7得到那個零點為4.5Hz

那么我們先來測試一下，單純的運放電路的bode圖

看一下bode圖

可以看到，零點的位置，增益平臺的大小，符合上面的理論設計。 

最后，我們來看一下最終的bode圖，測試電路如下：

bode圖結果如下：

可以看到，穿越頻率為50Khz左右，相位余量大概為72度，滿足理論設計。

最后附上電路圖，供有興趣的朋友自己玩玩。

接下去，我們來看看電流型控制boost

我們先來看誤差放大電壓到輸出的bode圖

看bode圖，可以看到，在10K之前，基本上是單級點特性。

10K以后包含了，esr零點，右半平面零點，和一個斜率補償帶來的極點。

顯然，我們可以先嘗試采用一對零極點的補償方式。

讓閉環之后的帶寬小于10K。

也就是加一個零極點，還有一個低頻零點。

不過需注意的是，在10K左右，上面曲線的增益還沒有降到零。

那么必須注意R7要小于R6.

那么以下圖為仿真對象：

得到bode圖

可以看到穿越頻率為1K多，而且相位余量接近90度。

既然相位余量有足夠大，那么考慮增大帶寬。

把R7改為75K，得到bode

從這張圖可以看到，帶寬增加到7K左右，而相位余量降到60度。

這個依然滿足要求，但是看相位到達0度的頻率點，增益大概為-6db。

這個就是所謂的增益余量，-6db。而通常要求-12db才顯得可靠。（這個標準不是一定的，通常來說-6db是可以接受的，但是保守來說，可以選擇-12db）

為了解決這個問題，我們來增加一個極點（C3)

來看bode圖

可以看到，增益余量接近-12db，但是可惜的是，相位余量降到40多度。

但是顯然這些都是要折衷考慮的。