上上期我們提到了buck電路的開關的振鈴波形，本質原因是LC的阻尼振蕩。文章偏理論，那BUCK到底是怎么產生尖峰振蕩呢？要想把這個問題搞清楚，也很是不容易，所以文章有點長。

問題

本期主要分析以下這兩個問題：

1、死區時間是什么？這里有個小臺階是什么情況？

2、上下尖峰振蕩是如何產生的？跟哪些因素有關？

理想的BUCK的SW波形

我們由淺入深，一步一步來，先看理想的開關SW波形—沒有尖峰電壓的波形。

為了能更好的看buck電路各個點的電壓電流情況，我選的電源芯片是沒有內部集成開關管的，使用的是外置的MOS管，電源芯片型號為LTC7803。

使用LTspice進行仿真，電路圖如下：

如果對(dui)BUCK的拓(tuo)撲有(you)了解(jie)的話，上(shang)面這個電路(lu)一眼(yan)應該(gai)就看明白了，是一個同(tong)步(bu)buck，沒有(you)用到二極管。

這個電路的輸入是12V，輸出是3.3V，負載等于0.5Ω，BUCK工作在連續模式。現在我們直接看電感前面SW的波形，如下圖：

我們可以看(kan)到，這個波形(xing)很漂亮，看(kan)著就(jiu)是非(fei)常(chang)好(hao)的矩(ju)形(xing)波，沒有(you)向上的振鈴(ling)。

唯一美中不足的是，在底部有下沖。

這是怎么回事呢?是向下的振鈴嗎？

如果仔細觀察的話，這個下沖的幅度大概是0.7V左右，也沒有出現振蕩波形，如此，猜測應該是二極管的導通電壓。

為了驗證這個想法，我們對比(bi)兩個MOS管的(de)驅動電(dian)(dian)壓Vgs，然后看看電(dian)(dian)感的(de)電(dian)(dian)流。

從上(shang)圖，很容易看(kan)到(dao)，電感的電流一直都是正的（大于0），也(ye)就是電感(gan)的電流總是向負載那個方向流動的，并(bing)不(bu)會反向，并(bing)且，最小的電流也(ye)有2A。

但是呢，如果我們對比兩個NMOS管的Vgs，會發現有同時為低的情況，也就是說兩個管子同時都不導通，這一段時間就是死區時間。

為啥會有死區時間呢？

我們通常分析BUCK拓撲結構的時候，經常會認為(wei)只有一個管(guan)子(zi)導通，要不(bu)上管(guan)，要不(bu)下(xia)管(guan)（連續(xu)模式）。

而實際MOS管在切換導通狀態的時候，MOS管必然會存在中間態-半導導通狀態，半導通時的MOS管的導通電阻是變化的，很大到接近于0，如果兩個管子同步切換，那么必然會出現都處于半導通狀態的情況，回路電阻很大，這樣功率電感電流就沒法續流了。

所以呢，必須要考慮切換時其它的續流方式。

不(bu)僅如此(ci)，如果兩個(ge)管子同(tong)步切(qie)換，稍(shao)微有一點不(bu)同(tong)步的話，那么肯定(ding)會(hui)存在兩個(ge)管子都(dou)導通(tong)的情況(kuang)，這樣的話就相當于電源直接對(dui)地短路(lu)了，這簡直是災(zai)難。

現在看來，保險起見，干脆將時(shi)(shi)(shi)間錯(cuo)開，每次(ci)切換的(de)時(shi)(shi)(shi)候，讓(rang)兩個管子(zi)都不導通一段時(shi)(shi)(shi)間，這(zhe)樣就(jiu)絕不會出現兩個管子(zi)同時(shi)(shi)(shi)導通了(le)。

但(dan)是這(zhe)樣的話，我們必須想辦(ban)法給(gei)功率電(dian)感(gan)續流。

這(zhe)個續流的方(fang)式很容易(yi)想到，MOS管是有體二極管的。在兩個管子都關(guan)閉的時(shi)候(hou)，可以通過體二極管的續流。

寫到這里，我突然想起來，有些同步的DCDC芯片推薦的電路，會有二極管選貼一說（二極管可要可不要），比如這個MP1484的D1。

看到這個圖(tu)不要以為這是一個異步buck，二極管D1是選貼的。

那這個二極管有什么用呢？

其實(shi)MP1484芯片(pian)手冊里面(mian)也有寫。

寫的很明白了：

在上管和下管轉換期間，電感電流主要從下管的體二極管流過。體二極管的導通電壓比較高，可選用一個肖特基二極管并在SW和GND之間，以此來提升整體效率。

這個器件是硅(gui)芯片，那(nei)么顯(xian)然(ran)，體二極管(guan)也(ye)就是硅(gui)二極管(guan)，導通電壓自然(ran)要比(bi)肖特(te)基(ji)二極管(guan)更高，因此使用肖特(te)基(ji)二極管(guan)可(ke)以降低功耗。

不過(guo)我(wo)想(xiang)這(zhe)個降幅應(ying)該很是很有(you)限(xian)的，因(yin)為上下管轉(zhuan)換期(qi)間的時間非(fei)常短(duan)暫(zan)，只占開關(guan)周期(qi)很短(duan)的一部分時間，并且就(jiu)算用了肖特(te)基二(er)極管，也還(huan)是有(you)導通電壓，只是比之前小一點而(er)已。

以上是仿真波形，那實際電路也會在開關切換時有個0.7V左右的“下沖”嗎？

我(wo)手頭正(zheng)好有MP1484的板子，于是我(wo)用示(shi)波(bo)器測試了(le)一下(xia)，波(bo)形(xing)如下(xia)圖(tu)：

奇怪(guai)的是，只在下(xia)降沿時(shi)出(chu)現了一個0.7V的下(xia)沖(chong)(chong)臺(tai)(tai)階，在上升沿時(shi)底部并沒有向下(xia)的“下(xia)沖(chong)(chong)”臺(tai)(tai)階。

這是為什么呢？難道上升沿時上下管切換并沒有死區時間？

為此(ci)，我猜測可能是負載電流的(de)太小，并且上升沿時的(de)死區時間(jian)比較(jiao)短，而MOS管(guan)的(de)D和S是有寄生(sheng)電容(rong)的(de)。

在開關(guan)切換之(zhi)前(qian)，下管是(shi)導通的(de)，等(deng)于接(jie)地(di)，寄(ji)生電容兩端電壓(ya)約為0V，體二極管也(ye)是(shi)0V。

在(zai)切(qie)換時，體二極管(guan)剛開始也沒有導(dao)通，所以(yi)是先對電容進行放電才能(neng)讓電壓變(bian)為-0.7V，此時二極管(guan)才會導(dao)通。如果死區(qu)(qu)時間太短(duan)，或(huo)者電(dian)感(gan)需(xu)要(yao)續的(de)電(dian)流很小，那么可能在(zai)死區(qu)(qu)時間結束，電(dian)容都(dou)能提供足夠的(de)續流，電(dian)壓下(xia)降很小。

為了印證我的猜測，因為沒法加長死區時間，所以我改變了負載電阻，加大了負載電流，目的是為了讓寄生電容提供不了足夠的續流。

再次(ci)測試了一下(xia)(xia)，確實就能量到上升沿的死(si)區(qu)時間了，如下(xia)(xia)圖所示

可以看到，上升沿也有一個(ge)向下的冒(mao)尖(jian)，時間非常短，拉開示波器時間尺(chi)度發(fa)現(xian)大概是13ns（就不截圖(tu)了）。而(er)下降(jiang)沿向下的(de)冒(mao)尖時間大概(gai)是100ns。也就是說這個MP1484的兩個死區時間分別是13ns和100ns。

從前面的仿真(zhen)波形可以看(kan)到，在開(kai)關管切換時(shi)，死區時(shi)間會導致SW處(chu)出現0.7V左右的負壓臺階，但是完全看(kan)不到尖峰。

而實測波形是有尖峰的，那這個尖峰是如何產生的呢？它的大小與哪些因素有關系呢？

我們接著看。

當然，我上圖中實(shi)測的尖峰也很小(xiao)，這(zhe)是因為我做的板子已經(jing)盡量優化PCB了，所以尖峰效(xiao)果不明顯(xian)，如(ru)果板子做得差的話，可(ke)能(neng)是下面這(zhe)樣的。

拉開可以看到是高頻(pin)振蕩

我們知道，這個尖峰過高，意味著存在高頻的劇烈變化的電流，會產生EMI的問題，同時，如果太高的話，可能會擊穿內部開關管。

如果我們想要降低尖峰，最好的方式莫過于知道這個尖峰是如何產生的，然后對癥下藥。

BUCK的SW波形尖峰如何產生？

首先一個問題，仿真沒有出現尖峰，是什么原因呢？

是因為器件模型不準確嗎？也許吧，仿真使用到了集成芯片，NMOS管，電感和電容，那么如何確認這個問題呢？

更新功率電感模型

功率電感FCUL1060-H-R56M我使(shi)用(yong)的是(shi)LTspice庫里面自(zi)帶(dai)的。

里面的(de)寄生參(can)數(shu)很(hen)少，我(wo)只看(kan)到(dao)了(le)Rser，寄生電容都看(kan)不到(dao)，因此我有理(li)由懷疑這個(ge)模型(xing)不準(zhun)確。

既然有懷(huai)疑，那就單獨(du)測試下這個電感的阻抗曲線(xian)。

測試(shi)方法很簡單，用(yong)(yong)1A的電(dian)流源(yuan)，采用(yong)(yong)AC頻(pin)率(lv)掃描的方式(shi)，測量電(dian)感(gan)兩端電(dian)壓就可以了。

因為電(dian)流是(shi)1A，所以阻抗值與測(ce)得的電(dian)壓相等，測(ce)試(shi)電(dian)路與結(jie)果如下圖：

實線是阻抗，虛線是相位。

很顯然，這個電感模型有問題，或者說是不夠準確吧，因為阻抗隨頻率的增大而增大，連自諧振頻率都看不見。

因此，我(wo)從村田下載了(le)FCUL1060-H-R56M的Spice文(wen)件，重新構(gou)建模型，再次測(ce)試(shi)阻抗曲(qu)線如下圖：

注意，上圖中U1就是重新生成的電感模型，這(zhe)個LTspice軟件(jian)(jian)打開spice文件(jian)(jian)，然(ran)后自動創建的電(dian)感模型，所(suo)以在LTspice看來，它是一(yi)個模塊，位號就(jiu)成了U1，大家(jia)知道這(zhe)是我生(sheng)成的電(dian)感模型就(jiu)好。

可以看到自諧振頻率大概是100Mhz，這個模型應該是比較準確的，看起來是那么回事。

其實我們也可以從spice文件提取出這個電感的(de)等效電路模型，spice文件本質來(lai)說就(jiu)是個網表

上圖是(shi)我根(gen)據spice文(wen)件畫(hua)出的等效電路模(mo)型，仿真一(yi)下(xia)會發現阻抗(kang)曲線與前面的一(yi)模(mo)一(yi)樣。

可(ke)以看到，這個官網提(ti)供的(de)電感的(de)spice文件還是挺復雜的(de)，它(ta)創建(jian)的(de)電感的(de)模型應是更為(wei)準確的(de)。

我們平時可能會說電感的(de)高頻模(mo)型是(shi)下(xia)(xia)圖這樣的(de)。這也(ye)不(bu)能說錯(cuo)，只(zhi)能說不(bu)夠(gou)準確，因為(wei)我們平時也(ye)不(bu)需要那么精確，因此下(xia)(xia)圖也(ye)就(jiu)夠(gou)用(yong)了。

而這次我們(men)需要更精(jing)準的(de)模型，所以用廠家官(guan)網提供的(de)spice文件(jian)是最(zui)好的(de)。

更新電容模型

同樣的方法，我從(cong)官(guan)網下載我使用(yong)的22uF和(he)100uF電容的spice文件，構成新的模型，測試阻(zu)抗曲線(xian)如下圖所示

同樣，實線是阻抗，虛線是相位

使用新的(de)電感和電容模型，放(fang)入到(dao)原來的(de)電路中，電路如下所示：

電感和(he)濾波電容均使用(yong)了從官網(wang)下(xia)載的spice文件構建的模型，仿(fang)真(zhen)SW的波形如下(xia)圖：

與更新模型之前相比，基本沒差別，這(zhe)說(shuo)明問題不在更新的(de)模型上(shang)面。

LTC7803只是一個(ge)驅(qu)動(dong)芯片(pian)，產生Vgs信號，用作驅(qu)動(dong)MOS管開(kai)關(guan)，拋開(kai)開(kai)關(guan)速(su)度不談的話，應該跟尖峰(feng)關(guan)系不大。那就只剩下MOS管的原因了(le)。

我們接著看

更新MOS管模型

從(cong)前面知(zhi)道，LTspice軟件(jian)自帶的(de)(de)模型很可(ke)能是簡易(yi)的(de)(de)，也就是說是不夠精確的(de)(de)，NMOS管很有(you)可(ke)能也是如此。

電(dian)路圖中MOS管使(shi)用的是BSC059N04LS6，廠家(jia)是Infineon，我(wo)從官網上面(mian)(mian)下(xia)載spice文(wen)件(jian)，根(gen)據spice構(gou)建新(xin)的模型，換到前面(mian)(mian)的電(dian)路中，電(dian)路更新(xin)如下(xia)圖：

仿真SW波形如下圖：

久違的振蕩尖峰終于出(chu)現了。。。有一絲興奮(fen)。。。

上下尖峰幅度差不多，大(da)概有8V。

現在已經看到了類(lei)似于我(wo)們現實中的尖(jian)峰，那么問題來了，這個尖峰到底是怎么產生的呢？目前看到(dao)的就(jiu)是(shi)我(wo)們換了(le)一個(ge)MOS管的模型就(jiu)出現了(le)。

這個官網提供的MOS管模型到底有什么不同呢？

上圖是官網(wang)下載的MOS管的spice文件，需要特別注意的是有三個參數，Lg，Ld，Ls這是3個電感分量。

它的意思(si)是，在MOS管的G，D，S極上面(mian)分別串(chuan)聯了電感。

因此，我猜測就是因為引入了這3個電感分量，所以才有了振蕩尖峰。

之所以有此猜(cai)測(ce)，是因為振(zhen)蕩(dang)尖峰產(chan)生的(de)(de)原因一般就是因為LC阻尼振(zhen)蕩(dang)，MOS管的(de)(de)模型一般都不會少了電容，而電感(gan)卻不一定有。

為(wei)(wei)了驗證到底是(shi)不是(shi)這三個電感(gan)的原因，我將Lg，Ld，Ls都(dou)改(gai)(gai)成了1fH，1fH等于10的負六(liu)次方納亨。其實我是(shi)想改(gai)(gai)為(wei)(wei)0的，只不過改(gai)(gai)為(wei)(wei)0后仿(fang)真(zhen)出現不收(shou)斂的情況，因此就改(gai)(gai)成了1fh，這也足夠小了。

將電(dian)感參數(shu)改(gai)為1fH。

創(chuang)建一個新的模型，替換到電路中，再次仿真(zhen)一下(xia)。

會看到SW的尖峰沒有了，所以可以肯定的是，MOS管上面串聯的電感是產生尖峰的必要條件。

那問題又來了？

能不能直接從拓撲結構分析下，電感是產生尖峰的必要條件？

先(xian)來看產(chan)生尖(jian)峰(feng)的時候，兩個開(kai)關管(guan)的開(kai)通與關閉情況。

以上升尖峰為例。

紅色的(de)波形是(shi)上管的(de)Vgs電壓(ya)，藍色的(de)是(shi)下管的(de)Vgs電壓(ya)，綠色的(de)為SW電壓(ya)，最下面的(de)為電感電流。

MOS管(guan)使用的(de)是(shi)BSC059N04LS6，我們查看芯片(pian)手冊(ce)，會發現在(zai)Vgs的(de)開啟(qi)門限最大是(shi)2.3V。而在(zai)在(zai)SW處(chu)產(chan)生尖(jian)峰振(zhen)蕩的(de)時候，Vgs都在(zai)3.5V以上，也就是(shi)說上管(guan)已經完全(quan)導通了，而此時下(xia)管(guan)是(shi)完全(quan)關(guan)閉的(de)，這可(ke)以從(cong)上圖中(zhong)的(de)波形(xing)中(zhong)看出來。

也就是說，上尖峰振蕩的時候，上管完全導通，下管完全關閉，不是在開關開始切換，半導體的時間段。

上管完全導通說明什么呢？

盡管(guan)上(shang)管(guan)有(you)寄生電(dian)(dian)容(rong)，但是此時上(shang)管(guan)完(wan)全導(dao)通，導(dao)通電(dian)(dian)阻只有(you)幾毫(hao)歐，所以這個寄生電(dian)(dian)容(rong)也被(bei)短路(lu)了(le)。

如果沒有串(chuan)聯(lian)的寄生電(dian)(dian)感存在，那么就相(xiang)當于是(shi)輸(shu)入電(dian)(dian)源(yuan)直接通過幾毫歐的電(dian)(dian)阻接到(dao)了SW管腳(jiao)，而(er)輸(shu)入電(dian)(dian)源(yuan)電(dian)(dian)壓可以認(ren)為是(shi)基本不變(bian)的。

所以(yi)沒有電(dian)感的(de)話，SW處不可能產生高達8V的(de)尖峰振蕩(dang)。

只有中間存在寄生電感，才會因為電流變化非常快，足以在電感上面產生8V的電壓。

那具體過程是怎么樣呢？

在(zai)上管(guan)(guan)導通(tong)之前，功率電(dian)感(gan)從下(xia)管(guan)(guan)的(de)體二極管(guan)(guan)續流，下(xia)管(guan)(guan)的(de)寄(ji)生(sheng)電(dian)容(rong)C2電(dian)壓(ya)為0。

在上管導(dao)通(tong)之后(hou)，其(qi)導(dao)通(tong)電阻只(zhi)有幾毫歐，因此C1相當于被短路。下管完全斷開，但(dan)是上面有寄生(sheng)電容(rong)C2。

我們看SW節點，因為我們現在分析的是很小的一段時間，所以功率電感此時可以看作恒流，電流方向流向負載。

可能有人會認為功率電感也有寄生電容參數，能走高頻電流，所以不能看作恒流源。關于這一點，其實我也懷疑過，這也是我要更新模型的原因。

不(bu)過(guo)查看功率電感的電流波形(xing)，在振蕩(dang)時間段(duan)，確實是(shi)基本不(bu)變的。

另(ling)外(wai)我們(men)知(zhi)道，振(zhen)蕩頻率是百兆量級的(de)，而我們(men)查看這個功率電感的(de)阻抗曲線，其自諧振(zhen)頻率就在100Mhz左右，此時阻抗最大，阻抗達(da)到了上千(qian)歐姆，所(suo)以它是無(wu)法(fa)通(tong)過高(gao)頻的(de)電流的(de)。

我們繼續。

我們知道，SW節點處穩定之后基本等于電源電壓。

在開關(guan)導通(tong)之后，SW從0V電壓開始上(shang)升，那么C2在被(bei)充電，電源需要通(tong)過(guo)L1提供功率(lv)電感L3的(de)續流(liu)以及對C2的(de)充電。

也就是說：L1的電流=功率(lv)電感L3的電流+C2的充電電流

隨著SW節點的電壓升高，一直到SW電壓和Vin一樣，這時候電壓為什么不停止上升呢，直接達到穩態呢？

這是因為L1的電流=功率電感L3的電流+C2的充電電流，也就是說在SW電壓達到Vin之前，L1的電流>功率電感電流。

在SW電壓達到Vin時，如果電壓不再上升，那么意味著C2不再被充電，即流過C2的 電流為0，那么L1的電流=功率電感電流。

而事實是L1的電流>功率電感電流。

所以(yi)在(zai)SW達到Vin電(dian)(dian)(dian)壓(ya)之(zhi)后，SW電(dian)(dian)(dian)壓(ya)繼(ji)續(xu)上升，會(hui)大于Vin，此時(shi)電(dian)(dian)(dian)感L1兩端的電(dian)(dian)(dian)壓(ya)反(fan)向，電(dian)(dian)(dian)流開始減(jian)小。

隨著SW電(dian)壓上升，那(nei)么C2繼續被充電(dian)。

當L1的電流(liu)減小到(dao)和(he)功率(lv)電感一(yi)樣的時候。

因為L1的電流=功率電感L3的電流+C2的充電電流。那么意味著C2的充電電流為0，就不能通過L1接著對C2進行充電了。

此時SW電壓達到最高，但它也不能保持住，為啥呢？

因為(wei)此(ci)時SW的(de)電(dian)(dian)(dian)壓大于Vin，電(dian)(dian)(dian)感L1的(de)電(dian)(dian)(dian)流要繼續減小。而功率電(dian)(dian)(dian)感L3的(de)電(dian)(dian)(dian)流不變，所以功率電(dian)(dian)(dian)感必須(xu)從C2抽(chou)取(qu)電(dian)(dian)(dian)流，這意味著C2開始放電(dian)(dian)(dian)。

C2開(kai)(kai)始(shi)放電(dian)(dian)(dian)(dian)后，SW電(dian)(dian)(dian)(dian)壓開(kai)(kai)始(shi)降(jiang)低(di)(di)(di)，然后SW的(de)電(dian)(dian)(dian)(dian)壓降(jiang)低(di)(di)(di)到(dao)(dao)Vin，此(ci)時L1的(de)電(dian)(dian)(dian)(dian)流(liu)(liu)達(da)到(dao)(dao)最小(xiao)。再之后C2繼續(xu)放電(dian)(dian)(dian)(dian)（因為L1電(dian)(dian)(dian)(dian)流(liu)(liu)小(xiao)，不足以提供(gong)功率電(dian)(dian)(dian)(dian)感的(de)續(xu)流(liu)(liu)），SW電(dian)(dian)(dian)(dian)壓繼續(xu)降(jiang)低(di)(di)(di)，L1兩端電(dian)(dian)(dian)(dian)壓反向，L1的(de)電(dian)(dian)(dian)(dian)流(liu)(liu)開(kai)(kai)始(shi)增大，直到(dao)(dao)L1電(dian)(dian)(dian)(dian)流(liu)(liu)大小(xiao)達(da)到(dao)(dao)功率電(dian)(dian)(dian)(dian)感的(de)電(dian)(dian)(dian)(dian)流(liu)(liu)。

此時(shi)C2停止放電(dian)，SW電(dian)壓(ya)達到(dao)最(zui)低，然(ran)后(hou)C2開始被(bei)充電(dian)，SW電(dian)壓(ya)開始升高，如此循環(huan)往(wang)復(fu)，SW處電(dian)壓(ya)看起(qi)來就是振蕩(dang)了。

當然整(zheng)個過(guo)程中因為有(you)電阻分量，所(suo)以(yi)振(zhen)蕩(dang)(dang)幅值是(shi)(shi)越(yue)來越(yue)小(xiao)的，本質就是(shi)(shi)LCR阻尼(ni)振(zhen)蕩(dang)(dang)。

簡易的等效電路如下：

濾(lv)波電容(rong)的寄生電感，電阻，還有(you)回路中的走(zou)線電感，電阻，都(dou)是處于振蕩回路。

上管到輸入濾波電容之間的電感量對上升沿尖峰的大小起了決定性的作用，因為尖峰的大小基本就等于L1的兩端電壓（忽略Ron兩端的電壓）。如果沒有L1的存在，振蕩雖然還存在，但是SW處的電壓基本是不變的，就越等于Vin。

很明顯，如果寄生電感L1比較大，那么產生的尖峰電壓肯定是越大的。

那負載電流大小與振蕩尖峰的大小有關系嗎？

關系是有的(de)，負載電(dian)(dian)流越(yue)大，那么意味著(zhu)功(gong)率電(dian)(dian)感電(dian)(dian)流越(yue)大，在SW從0上升到Vin電(dian)(dian)壓時，寄生電(dian)(dian)感L1得到的(de)電(dian)(dian)流也越(yue)大，L1獲得的(de)用于振蕩(dang)(dang)的(de)能(neng)量也是越(yue)大的(de)。用于振蕩(dang)(dang)的(de)能(neng)量越(yue)大，那么振蕩(dang)(dang)尖峰自然(ran)也就越(yue)高。

也就是說負載電流越大，參與振蕩的能量越多，那么產生的尖峰也是越高的。

同樣的，開關速度越快，寄生電感電流上升的速度也越快，在SW從0上升到Vin電壓時，寄生電感L1得到的電流也越大，參與振蕩的能量也越多，所以尖峰也越高。

以上就是上尖峰的分析過程如果從文字描述的過程看，相當的復雜，下尖峰也就不分析了，疲了。。。。

我們來看點輕松的，直接看實驗過程。

如何看寄生電感的影響有多大呢？

前(qian)面我們不是將(jiang)Lg，Ld，Ls三個參(can)數改成接(jie)近于0的值，重新構建(jian)模型，尖峰就消失(shi)了么？

我們繼續使用該模型，然后手動在電路上面串聯電感，然后修改不同的電感值，看看尖峰的大小。

1、只在上管串聯0.5nH電感，下管沒有串聯電感，負載為0.5Ω，電壓為3.3V，那么負載電流為6.6A。

可以看到此時上尖峰最(zui)高為4V，而下尖峰是沒有的（負的電平為死區時間的0.7V體二極管壓降）

這說明上尖峰的大小是由上管的寄生電感決定的，下尖峰的大小是由下管的寄生電感決定的。

2、將上管串聯0.5nH電感改為0.8nH

可以看到上尖峰最高為8V，比原來4V高了不少，這說明電感越大，尖峰越大

3、我們順便還可以改變一下負載，看一下電流對尖峰的影響。

保持上管串聯0.8nH，負載電阻減小一倍，即負載電流增加1倍，為13.2A。

可以看到，上尖峰達到了19V，增大了很多。這說明了負載電流越大，尖峰越大。

這跟(gen)前(qian)面(mian)分(fen)析是一致的，負載電流越(yue)大，上下管切換的時候，寄生電感獲(huo)得的參與(yu)振蕩的能(neng)量越(yue)高，尖峰也越(yue)大。

4、我們去掉上管的串聯電感，下管串聯0.8nH，負載電流還是13.2A

電路(lu)圖(tu)如(ru)下圖(tu)：

仿真的SW波形如下圖：

可以看到，沒有上尖峰，下尖峰大概有10.5V，這說明了下尖峰的大小是由下管的寄生電感決定的。

5、我們給上管和下管都加上0.8nH的電感，負載電流還是為13.2A

電路圖如下：

仿真的SW波形如下圖：

這(zhe)時，可(ke)以看到，上下尖峰同時存在。

上(shang)尖峰是14V左右(you)，下尖峰是10V左右(you)。

這里又存在一個問題了。。。

為什么電感都是0.8nH，下尖峰的值更小？

我同時查看Vgs與SW波形，發現，上尖峰振蕩發生在上管導通，下管不導通的時間段

而下尖峰發生在死區時間，上下管子都不導通

死(si)區時間，意味(wei)著功(gong)率電感的續流是通過下管(guan)(guan)的體(ti)二極管(guan)(guan)，我們(men)知(zhi)道體(ti)二極管(guan)(guan)有壓降，會(hui)損失能量。

所以說下尖峰比上尖峰多了一個體二極管的損失能量，所以尖峰更小。

寄生電感相同時，那么下管尖峰一定比上管小嗎？

我們接著看

6、上管和下管都加0.8nH電感，負載電阻增大到0.5Ω，負載電流減小一半，為6.6A

可(ke)以(yi)看(kan)到(dao)，電流(liu)改小(xiao)之后，上下尖峰都減(jian)小(xiao)了，這也(ye)與前面的分析一致(zhi)。

不過現在上下尖峰都是7V左右，二者差不多，并沒有像前面說的下尖峰更小，這又是為什么呢？

我(wo)們再打開(kai)功(gong)率電感電流和Vgs的波形

上升沿尖峰時，功率電感電流是最小的，功率電感續流需要走上管，也就是說最終上管的0.8nH所需要的達到的電流較小，這會導致尖峰比較小。

而下尖峰時，功率電感電流是最大的，功率電感續流需要走下管，也就是說最終下管的0.8nH所需要的達到的電流較大。這會導致尖峰比較大。

所以，上下尖峰的大小誰大誰小，視情況而定。

我們極端一點，如果這個buck工作在斷續模式，那么意味著上管導通時，功率電感電流是0，也就是說功率電感需要通過上管續的電流為0，那豈不是上尖峰應該消失呢？

我們來看(kan)一下。

7、將負載電阻改為1Ω，負載電流為3A，buck進入斷續模式，我們來看看上尖峰是否為0

SW波形如(ru)下：

可以看到，上(shang)升沿尖(jian)峰并沒有消失，好(hao)像與前面的分析不符啊，什么(me)情況呢？

我們看一下上(shang)管0.8nH的(de)電(dian)感電(dian)流，功率電(dian)感電(dian)流在上(shang)升沿時的(de)情況。

可以(yi)看到，在(zai)上升沿時，功率(lv)電感的(de)(de)電流確實為(wei)0，但是(shi)上升尖峰還是(shi)存在(zai)，因為(wei)0.8nH的(de)(de)電感是(shi)有電流存在(zai)的(de)(de)。

那這是為什么呢？

這是因為(wei)的(de)MOS管的(de)DS的(de)兩端有寄生電(dian)容Coss，在上升沿(yan)之(zhi)前，下管導(dao)通(tong)，Coss的(de)電(dian)壓為(wei)0V，而導(dao)通(tong)之(zhi)后(hou)，最終(zhong)Coss的(de)電(dian)壓是為(wei)12V的(de)，這期間就構(gou)成(cheng)了LC的(de)振蕩電(dian)路。

除了以上這些，尖峰的大小還與哪些因素有關系呢？

很容易想(xiang)到的(de)就是MOS管的(de)開(kai)關速度，這個我們(men)可以在柵極加(jia)電阻，來增(zeng)加(jia)導通時間。導通時間增(zeng)加(jia)，在開(kai)關管切換(huan)的(de)時候，

8、開關速度對尖峰大小的影響

在上下管串(chuan)聯0.8nh電感(gan)，負載電流為13.2A，MOS管柵極沒有串(chuan)聯電阻時。

MOS導通(tong)時間大概是(shi)7ns左右，上尖峰高度為14V

我們在上管柵(zha)極添加10歐姆電阻，電路如下

運(yun)行，Vgs的電(dian)壓與SW波形如下(xia)圖。

可以看到，上MOS管柵極(ji)加了10歐(ou)姆(mu)電阻之后，從(cong)截止(zhi)到導通的時(shi)間大概(gai)是(shi)13ns，比原來7ns時(shi)間更長，另(ling)外，SW的尖峰幅(fu)度也從(cong)14V降低了到9V

總(zong)的(de)(de)來說，BUCK上(shang)下(xia)尖峰(feng)的(de)(de)產(chan)生，與線路中(zhong)的(de)(de)電感(gan)是(shi)密不可分的(de)(de)，電感(gan)越(yue)大(da)，尖峰(feng)也就會越(yue)大(da)。如果上(shang)下(xia)管(guan)沒有電感(gan)的(de)(de)存在，是(shi)產(chan)生了(le)尖峰(feng)的(de)(de)。

除此之(zhi)外，還(huan)與開關(guan)管的開通速(su)度也有很大的關(guan)系，開通越快，產生的振(zhen)鈴尖峰也越高。

這個我估計有人就說了，你廢了半天牛勁，整出一堆沒用的。

我們一般用的BUCK芯片都是集成的，內部集成了MOS管，我們在線路上面也不會額外加電感，有什么用呢？

實際電路中的電感是如何存在的？

前面做的一系列實驗，那個0.5nH/0.8nH電感，可以看作是線路中的寄生電感。

實際電(dian)路很復雜，芯(xin)片內部(bu)引線(xian)(xian)電(dian)感(gan)，PCB走(zou)線(xian)(xian)電(dian)感(gan)，濾波電(dian)容(rong)的等效ESL等等。

當然，芯片內部我們沒法改變，我們能改變的就是輸入濾波電容的位置，芯片好好接地。通過優化PCB Layout降低走線電感量。

可能有人就說了，走線電感，聽著這么玄乎，真的有這么大的影響嗎？

確實是真的。

我上面仿真電路放的電感最大也才0.8nH，可以看到，引起的尖峰已經很大了。

而0.8nH的電感量什么概念呢？到底大不大？

如圖所以，1盎司銅厚，線(xian)寬50mil，走線(xian)長度10mm的電感量是6.52nH。可能我們輸入濾波電容會(hui)放得很近(jin)，但是一般距離也有個2mm左右吧，這樣走線(xian)電感也差(cha)不(bu)多1nH。

所以呢，在研究振蕩尖峰這個問題時，走線電感是不能忽略的。

而事(shi)實(shi)確(que)實(shi)也是如(ru)此，我們用(yong)示波器(qi)測量(liang)實(shi)際電路(lu)的(de)時候(hou)，都是會量(liang)到這個振(zhen)蕩尖峰的(de)，只不過(guo)有(you)大有(you)小而已(yi)。

在設計中，選定了BUCK芯片之后(hou)，我們能做(zuo)的其實不(bu)多。

就是盡可能的將輸入濾波電容放得離芯片更近，巴不得直接將輸入濾波電容跨接在芯片的輸入管腳和地管腳上面，這樣輸入環路最小。

這一點也應該是PCB layout里面最重要的一點吧。

有的DCDC芯片的管腳分布并不好，PCB layout時可能需要將輸入濾波電容放到PCB板背面去，這個時候就需要特別注意了，過孔一定要盡可能多打幾個。

為啥要多打過孔呢？

自然是(shi)因(yin)為過孔(kong)的(de)寄生電感也是(shi)不(bu)能忽(hu)略的(de)。

從上圖可以知道，10/20mil的過孔的寄生電感達到了1nH，這電感量也是不小的。

所(suo)以我們在PCB layout的(de)時候，如(ru)果是電(dian)容放(fang)置在背(bei)面，一定要多打些(xie)過孔，因為電(dian)感并聯(lian)，總電(dian)感量是減(jian)小的(de)。

多打過孔并不僅僅是考慮過流能力

在過流能力(li)夠的情(qing)況下(xia)，如果(guo)一個老工(gong)程師要求你打幾個孔，或者把孔徑加(jia)大。或許你認為是(shi)在為難你，也(ye)許是(shi)別人站的高度(du)更高。

 小結：

文章有(you)點長，做(zuo)了大(da)量的仿真(zhen)與分析，主要結(jie)論如下：

1、死區時間是同步buck中必然存在的，如果用示波器測到在開關切換時，有個負壓的臺階，請不要驚慌，那是正常現象

2、寄生電感是BUCK上下沿振蕩尖峰存在的必要條件。在做電路設計時一定要注意減小寄生電感。

3、開關速度越快，寄生電感越大，那么振蕩尖峰也會越大。

4、振蕩尖峰與PCB Layout的關系非常大。